• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及含雜質矽膜之薄膜形成方法，包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中，從而形成晶種膜的第一步驟；以及執行藉由供應矽烷基氣體以及含雜質氣體至處理容器中，從而形成呈非晶狀態之含雜質矽膜的第二步驟。
    公开号:TW201318039A
    申请号:TW101135631
    申请日:2012-09-27
    公开日:2013-05-01
    发明作者:Akinobu Kakimoto；Atsushi Endo；Takahiro Miyahara；Shigeru Nakajima；Satoshi Takagi；Kazumasa Igarashi
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    薄膜形成方法及膜形成設備【相關申請案的交互參照】
    本申請案主張在日本專利局於2011年9月30日申請之日本專利申請案第2011-217390號以及於2011年11月2日申請之日本專利申請案第2011-240840號之權利，其公開內容係於此全部併入作為參考。
    本發明關於在例如半導體晶圓之待處理物體的表面上形成晶種膜及薄膜之膜形成方法及膜形成設備。
    一般而言，為了製造半導體積體電路而在包括矽基板等等之半導體晶圓上執行如膜形成製程、蝕刻製程、氧化製程、擴散製程、修改製程、以及原生氧化物膜移除製程之各種製程。膜形成製程描述為各種製程之中的一範例。舉例而言，在製造如動態隨機存取記憶體(DRAM)之半導體積體電路時，可藉由在半導體晶圓的表面上所形成之絕緣膜上設置如接觸孔、貫通孔、連線凹槽、或具有圓柱結構電容器的圓柱凹槽之凹部，並且以導電薄膜嵌入該凹部來執行膜形成製程。
    例如，習知上已使用含雜質矽膜作為用於嵌入凹部之薄膜，因為矽膜具有相對令人滿意的階梯覆蓋、且此外價格相對低廉。此刻將參考圖19A及19B描述凹部之嵌入。圖19A及19B為顯示範例性嵌入設置在半導體晶圓的表面上之凹部的視圖。
    如圖19A所示，由例如SiO2形成作為基底之絕緣膜2係細薄地形成於包含例如作為待處理物體的矽基板之半導體晶圓W(以下亦稱為晶圓W)的表面上，並且凹部4係設置在該絕緣膜2上。凹部4等同於促使與底層或基板本身、貫通孔、連線凹槽、具有圓柱結構電容器的圓柱凹槽之凹部、或其類似者接觸之接觸孔。在圖19A中，顯示促使與基板本身接觸之接觸孔作為範例。又，如圖19B所示，導電薄膜6係形成於半導體晶圓W的表面上以嵌入凹部4。上述之含雜質矽膜廣泛地用作薄膜6。
    作為用以形成薄膜6之膜形成方法，已知的有：膜形成方法(專利文獻1)，其中在從約1至約10-6 Pa低壓的範圍下，藉由將例如包含半導體矽之成分元素的氣體(如SiCl4)、以及包含雜質元素的氣體(如BCl3)交替供應至處理容器中來形成含雜質單晶薄膜；膜形成方法(專利文獻2)，其中交替執行例如藉由供應甲矽烷(SiH4)氣體來形成多晶矽層、以及藉由供應磷化氫氣體來形成磷吸附層；以及藉由同時供應甲矽烷及三氯化硼(BCl3)經由化學氣相沉積(CVD)來形成膜的方法(專利文獻3)。
    在以上所述膜形成方法中，由於上述之凹部係於設計規則因為對於細微要求並非如此嚴格而相對寬鬆時，令人滿意地嵌入，故階梯覆蓋係令人滿意的並且嵌入特性係優異的。然而，當設計規則因近來對於進一步細微要求增加而變嚴格時，可能無法獲得足夠的嵌入特性。又，例如，如圖19B所示之產生在膜中的孔洞8之存在不能被忽視。孔洞8係造成接觸電阻增大的原因。
    具體而言，近來，已要求上述之凹部4具有小於或等於40 nm的孔徑、以及等於或高於10的高寬比之嚴格設計規則，且因此以上問題必須儘早解決。又，除了孔洞8的產生之外，表面粗糙度的精度也可能降低。 先前技術參考文獻
    (專利文獻1)日本公開專利公報第sho 61-034928號
    (專利文獻2)日本公開專利公報第hei 05-251357號
    (專利文獻3)日本公開專利公報第hei 08-153688號
    為了解決以上問題本發明提供即使在相對低溫下仍能形成具有令人滿意的嵌入特性之薄膜(如矽膜或矽鍺膜)的薄膜形成方法及膜形成設備，並且改善表面粗糙度的精度。
    本申請案之發明人假設呈非晶狀態之含雜質矽膜的表面粗糙度與呈非晶狀態之含雜質矽膜的培養時間有關。他們假設當培養時間增加時，則晶核的尺寸不規則，且因而使晶核產生之後所沉積之呈非晶狀態之含雜質矽膜的表面粗糙度的精度受到影響。
    如以下即將敘述般，發明人已成功縮短呈非晶狀態之含雜質矽膜的培養時間，並因此更成功改善呈非晶狀態之含雜質矽膜的表面粗糙度的精度，同時改善嵌入特性。
    根據本發明之實施例，提供在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及含雜質矽膜之薄膜形成方法，該薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中，從而在待處理物體的表面上形成晶種膜的第一步驟；以及執行藉由供應矽烷基氣體以及含雜質氣體至處理容器中，從而形成呈非晶狀態之含雜質矽膜的第二步驟。
    根據本發明之另一實施例，提供在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及矽鍺膜之薄膜形成方法，該薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中，從而在待處理物體的表面上形成晶種膜的第一步驟；以及執行藉由供應矽烷基氣體以及含鍺氣體至處理容器中，從而形成矽鍺膜的第二步驟。
    根據本發明之另一實施例，提供用以在待處理物體的表面上形成含雜質薄膜之膜形成設備，該膜形成設備包含：容納待處理物體之處理容器；夾持處理容器中的待處理物體之夾持單元；加熱待處理物體之加熱單元；供應所需氣體至處理容器中之氣體供應單元；排空處理容器中的大氣之真空排氣系統；以及控制膜形成設備的全部製程以使上述薄膜形成方法得以執行之控制單元。
    本發明之額外目的和優點將在以下的說明中提出，並且部份將從說明中顯而易見，或可藉由本發明的實施而得知。
    本發明之目的和優點可利用以下具體指出之手段及組合而了解和獲得。
    此刻將參考附圖描述基於以上提出之研究結果而達成之本發明之實施例。在以下描述中，具有實質上相同功能和配置的組成元件係以相同參考數字表示，並且只有當必要時才做重複的敘述。
    以下，將參考附圖加以敘述根據本發明之實施例之薄膜形成方法及膜形成設備。又，在本說明書中，「呈非晶狀態之含雜質矽」之用詞不僅表示呈非晶狀態之含雜質矽，並且包含所有呈非晶狀態之含雜質矽、其中聚集非晶至奈米尺寸晶粒並且能達到本說明書中所述之表面粗糙度的精度之奈米晶矽、以及其中混合呈非晶狀態之含雜質矽和奈米晶矽之矽。 <實施例>
    圖1顯示用以執行本發明之膜形成方法的膜形成設備之實施例之範例的結構視圖。在所有圖式中，相似的參考數字表示相似的元件。如所示般，膜形成設備12包含具有開放底部圓柱形狀之批次式直立處理容器14。處理容器14可由例如具有高耐熱性之石英形成。
    開放排氣口16係設置在處理容器14的頂部，而例如朝水平方向垂直彎曲之排氣噴嘴18係從排氣口16接續設置。又，由於包含壓力控制閥20或真空泵22之真空排氣系統24係連結至排氣噴嘴18，所以處理容器14中的大氣可被真空抽吸並排出。
    處理容器14的底部係由例如由不銹鋼形成具有圓柱形狀之歧管26支撐，其中由石英形成之晶舟28係可升降式設置成作為複數待處理物體之半導體晶圓W以多層方式於預定間隔堆疊於其中之夾持單元，以使半導體晶圓W從歧管26的底部自由地插入及拉出。如O形環之密封構件30係配置在處理容器14的底部與歧管26的頂部之間，用以維持其間之氣密性。在本實施例中，晶舟28可以多層方式於大約相等間隔支撐例如約50至100個具有300 mm的直徑之晶圓W。又，可藉由使用石英將歧管26與處理容器14整體模造。
    晶舟28係經由石英形成之保溫容器32置於工作台34之上，並且工作台34被支撐在穿過遮蓋單元36從而開啟及關閉歧管26的底部開口部之轉動軸38的上部。又，例如磁性流體密封件40係設置在相對於遮蓋單元36之轉動軸38的貫穿部，俾能緊密地密封轉動軸38、同時可旋轉式支撐轉動軸38。又，例如O形環之密封構件42係設置在遮蓋單元36的外圍部以及歧管26的底部，俾能保持處理容器14中的密封性。
    轉動軸38係附接至由例如晶舟升降器之升降機構44支撐之臂部46的前端，且因此可整體升降晶舟28、遮蓋單元36、或其類似者。或者，工作台34可朝遮蓋單元36加以固定，並且可在不必旋轉晶舟28的情況下處理晶圓W。
    由碳線形成之加熱器構成的加熱單元48係設置成圍繞處理容器14的側部，以使配置於其中之半導體晶圓W受到加熱。又，絕緣體50係設置在加熱單元48的外圍上以確保加熱單元48之熱穩定性。又，用以供應各種氣體至處理容器14中之各種氣體供應單元係設置在歧管26。
    詳言之，供應用於膜形成之矽烷基氣體至處理容器14中的矽烷基氣體供應單元52、供應含雜質氣體至處理容器14中的含雜質氣體供應單元54、以及供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器14中的晶種膜原料氣體供應單元80係各自設置在歧管26。又，依情況需要而供應清除氣體或壓力調整氣體至處理容器14中的維持氣體供應單元56亦設置於此。此處，N2氣體係用作清除氣體或壓力調節氣體。或者，可使用如Ar或He氣體之稀有氣體來代替N2氣體。又，於此將敘述胺基矽烷基氣體用作晶種膜原料氣體的情況作為範例。
    矽烷基氣體供應單元52、含雜質氣體供應單元54、維持氣體供應單元56、以及晶種膜原料氣體供應單元80各自包含設置成穿過歧管的側壁以使其前端部在處理容器14內部之氣體噴嘴52A、54A、56A、及80A。氣體噴嘴52A、54A、56A、及80A係各自連結至氣體通道62、64、66、及82，其中開啟/關閉閥62A、64A、66A、及82A以及如質流控制器之流速控制器62B、64B、66B、及82B係各自相繼設置在氣體通道62、64、66、及82，且因此可在流速受到控制下，各自流通矽烷基氣體、含雜質氣體、N2氣體、或胺基矽烷基氣體。
    於此，矽烷基氣體包含例如僅矽和氫，於此，甲矽烷用作矽烷基氣體、BCl3氣體用作含雜質氣體、N2氣體用作清除氣體或壓力調節氣體、以及二異丙基胺基矽烷(DIPAS)用作胺基矽烷基氣體。又，可使用如以上所述僅包含矽和氫之矽烷基氣體作為矽烷基氣體，但替代性地，可使用包含至少矽和氫之任何矽烷基氣體。
    又，膜形成設備可包含控制單元70，其包括例如得以控制每一氣體供應的開始或停止、製程溫度、製程壓力、或其類似者，或控制該膜形成設備的全部製程之微電腦。控制單元70包含具有記錄於其上、用以控制膜形成設備12的製程之程式的記錄媒體72。記錄媒體72包含例如軟碟、光碟(CD)、硬碟、快閃記憶體、或數位影碟(DVD)。雖然未顯示，仍可藉由使用專用線路經由使用者介面將各種指令、程式、或其類似者輸入至控制單元70。 <膜形成方法的實施例>
    接著，敘述藉由使用根據如以上所配置之實施例的膜形成設備12來執行本發明之膜形成方法的實施例。以下敘述之每一製程在包含如上述電腦之控制單元70的控制下執行。
    圖2顯示在本發明之膜形成方法之實施例的第二步驟中，每一氣體之供應實施態樣之範例的時序圖。圖3顯示本發明之膜形成方法之實施例的每一程序之範例的流程圖。圖4A及4B顯示根據本發明之膜形成方法之實施例，於其上形成薄膜之待處理物體之範例的橫剖面圖。圖5A至5C示意地顯示甲矽烷(SiH4)與BCl3的反應過程之視圖。
    本發明之膜形成方法的實施例包含：藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器14中，從而在半導體晶圓W(即待處理物體)的表面上形成晶種膜的第一步驟；以及藉由供應矽烷基氣體以及含雜質氣體至處理容器14中，從而形成呈非晶狀態之含雜質矽膜的第二步驟。在第二步驟中，可交替供應或同時供應矽烷基氣體以及含雜質氣體，且交替供應矽烷基氣體以及含雜質氣體的情況將首先於此敘述作為範例。換言之，在第二步驟中，交替重複執行供應矽烷基氣體至處理容器14中以使該矽烷基氣體吸附至半導體晶圓W(即待處理物體)的表面之第一氣體供應製程，以及供應含雜質氣體至處理容器14中之第二氣體供應製程。
    在第一步驟84中，例如將作為胺基矽烷基氣體之DIPAS(即晶種膜原料氣體)供應至處理容器14中，用以執行在半導體晶圓W(即待處理物體)的表面上形成晶種膜之晶種膜形成製程(S0)。然後，執行第二步驟86。又，在執行第二步驟86之前，可執行移除處理容器14內部的餘留氣體之清除製程。
    在顯示第二步驟86中每一氣體之供應實施態樣之圖2的時序圖中，上升脈衝表示供應氣體的狀態。詳言之，在第二步驟86中，首先藉由供應例如作為矽烷基氣體之SiH4(甲矽烷)氣體至處理容器14中來執行第一氣體供應製程(程序S1)(參考圖2的(A))。在第一氣體供應製程中，在甲矽烷氣體吸附於半導體晶圓W(即待處理物體)的表面上時，供應甲矽烷氣體。然後，執行移除處理容器14內部的餘留氣體之清除製程(程序S2)(參考圖2的(C))。或者，可省略該清除製程。
    然後，藉由供應例如作為含雜質氣體之BCl3氣體至處理容器14中來執行第二氣體供應製程(程序S3)(參考圖2的(B))。因此，BCl3氣體與吸附在晶圓W的表面上之SiH4(甲矽烷)反應，且因而形成以非常細薄的硼(B)(例如具有1個原子高的厚度之B)摻雜之矽膜。
    然後，可再次執行移除處理容器14內部的餘留氣體之清除製程(程序S4)(參考圖2的(C))。或者，可省略該清除製程。接著，判定包含重複程序S1至S4的循環是否在預定循環數目中(程序S5)。於此，一個循環為從第一氣體供應製程S1執行之後到下次第一氣體供應製程S1執行時的期間。
    若判定為在程序S5中未達到預定循環數目(程序S5中的否)，則重複執行程序S1至S4直到在返回程序S1前達到預定循環數目為止，並從而沉積呈非晶狀態之B摻雜含雜質矽膜。又，當達到預定循環數目時(程序S5中的是)，則結束膜形成方法。
    在實際製程中，首先，未處理之半導體晶圓W以多層方式由晶舟28支撐，並且在此狀態下被運送至已從處理容器14的底部加熱並密封之該處理容器14中。半導體晶圓W的直徑為例如300 mm，並且能容納50至100個半導體晶圓W。在先前製程中(例如以上所述參考圖19A及19B)，絕緣膜2(即基底)係形成在半導體晶圓W的表面上，並且凹部4(如接觸孔或連線凹槽)係設置在絕緣膜2上。絕緣膜2(即基底)係例如矽氧化物膜或矽氮化物膜。
    於膜形成製程期間一直以真空排氣系統24對處理容器14內部的大氣進行真空抽吸以便調整壓力。又，在膜形成製程期間當晶舟28旋轉時，半導體晶圓W以預定旋轉數目旋轉。又，如以上所述，當各種氣體供應至處理容器14中時，執行膜形成製程。
    在第一步驟84中，在加熱半導體晶圓W時，將胺基矽烷基氣體流入處理容器14中，從而在包含絕緣膜2(即基底)之表面以及凹部4之側面或底面的整個表面上形成晶種膜88，如圖4A所示(程序S0)。晶種膜88主要由矽、碳、以及氮的化合物形成。
    胺基矽烷基氣體可包含選自由丁基胺基矽烷(BAS，butyl aminosilane)、二(三級丁基胺基矽烷)(BTBAS，bis(tertiary butyl aminosilane))、二甲基胺基矽烷(DMAS，dimethyl aminosilane)、二(二甲基胺基矽烷)(BDMAS，bis(dimethyl aminosilane))、三二甲基胺基矽烷(TDMAS，tridimethyl aminosilane)、二乙基胺基矽烷(DEAS，diethyl aminosilane)、二(二乙基胺基矽烷)(BDEAS，bis(diethyl aminosilane))、二丙基胺基矽烷(DPAS，dipropyl aminosilane)、二異丙基胺基矽烷(DIPAS，diisopropyl aminosilane)、以及六乙基胺基乙矽烷(HEAD，hexakisethylaminodisilane)所構成群組的至少一氣體。
    不僅可使用分子式中具有一個矽(Si)原子的胺基矽烷基氣體，而且替代性地可使用例如分子式中具有二個矽原子的六乙基胺基乙矽烷(C12H36N6Si2)。
    除了六乙基胺基乙矽烷之外，亦可使用由分子式1至4表示的材料。
    ((R1R2)N)nSi2H6-n-m(R3)m………(1)
    ((R1)NH)nSi2H6-n-m(R3)m………(2)
    於此，「n」表示胺基的數目，並且「m」表示烷基的數目。
    在分子式1和2之中，R1、R2、R3=CH3、C2H5、C3H7
    又，R1、R2、及R3可相同或彼此不同。
    「n」為從1到6的整數。
    「m」為0或從1到5的整數。
    ((R1R2)N)nSi2H6-n-m(Cl)m………(3)
    ((R1)NH)nSi2H6-n-m(Cl)m………(4)
    於此，「n」為胺基的數目，並且「m」表示氯的數目。
    在分子式3和4之中，R1、R2=CH3、C2H5、C3H7
    又，R1、及R2可相同或彼此不同。
    「n」為從1到6的整數。
    「m」為0或從1到5的整數。
    在本範例中，如以上所述使用DIPAS。
    第一步驟84中製程條件的範例如下：DIPAS流速：500 sccm
    製程時間：5分鐘
    製程溫度：400℃
    製程壓力：53.2 Pa(0.4 Torr)
    製程溫度可在從25℃(室溫)至550℃中的範圍。當製程溫度低於25℃時，由於製程溫度與矽膜形成溫度之間的高溫差使產量下降；並且當製程溫度高於550℃時，隨著DIPAS的吸附量增加至一分子層或更多時，由於吸附模式變為化學氣相沉積(CVD)模式，故此製程溫度不合適。
    以下，本說明書中第一步驟84亦稱為預流。當第一步驟84(晶種膜形成製程S0)結束時，執行第二步驟86。在第二步驟86的第一氣體供應製程S1中，在流速受到控制下，自矽烷基氣體供應單元52的氣體噴嘴52A供應甲矽烷氣體。甲矽烷氣體吸附在處理容器14內部上升並旋轉之晶圓W的表面上，並且藉由真空排氣系統24通過在頂部的排氣口16及排氣噴嘴18將餘留氣體排出。
    此時關於製程條件，甲矽烷氣體的流速例如在從100至4000 sccm的範圍中(例如約1200 sccm)、製程壓力在從27至6665 Pa(0.2至50 Torr)的範圍中(例如約533 Pa(4 Torr))、製程溫度在從350至600℃的範圍中(例如約400℃)、以及氣體之供應期間的時間T1在從1至300秒的範圍中(例如約60秒)。
    於此，當製程溫度低於350℃時，甲矽烷難以吸附在晶圓W的表面上；並且當製程溫度高於600℃時，甲矽烷可能熱分解且可能沉積矽膜。又，當製程壓力低於27 Pa時，製程壓力太低而使甲矽烷無法吸附。當製程壓力高於6665 Pa時，隨著吸附複數甲矽烷層將難以控制膜中B的濃度。
    在緊接第一氣體供應製程之後的清除製程(程序S2)期間，在流速受到控制下，自維持氣體供應單元56的氣體噴嘴56A供應N2氣體。於此，N2氣體用作清除氣體、並且用以移除餘留在處理容器14內部的甲矽烷氣體。於此，可僅在清除製程的一部份(例如前半部份)供應N2氣體，而非在清除製程的整個時期自始至終供應N2氣體，並且在不供應N2氣體的情況下，僅真空抽吸可在清除製程的後半部份繼續執行。
    於此，關於製程條件，N2氣體的流速例如最大約5 slm。製程壓力在從27至6665 Pa的範圍中、製程溫度在從350至600℃的範圍中、以及清除期間的時間T2在從0至300秒的範圍中(例如約30秒)。
    在清除製程之後的第二氣體供應製程(程序S3)中，在流速受到控制下，自含雜質氣體供應單元54的氣體噴嘴54A供應BCl3氣體。同時，在流速受到控制下，自維持氣體供應單元56的氣體噴嘴56A供應作為壓力調節氣體之N2氣體(圖2的(C))。BCl3氣體及N2氣體升壓處理容器14內部，且BCl3氣體與吸附在晶圓W的表面上之甲矽烷反應，從而形成非晶含硼矽膜。又，藉由真空排氣系統24通過在頂部的排氣口16及排氣噴嘴18將餘留氣體排出。
    於此，關於製程條件，BCl3氣體的流速例如在從1至500 sccm的範圍中(例如約100 sccm)、N2氣體的流速最大約5 slm、製程壓力在從27至6665 Pa(0.2至50 Torr)的範圍中(例如約533 Pa(4 Torr))、製程溫度在從350至600℃的範圍中(例如約400℃)、以及氣體之供應期間的時間T3在從1至300秒的範圍中(例如約60秒)。
    於此，當製程溫度低於350℃時，吸附在晶圓W的表面上之甲矽烷難以和BCl3反應；並且當製程溫度高於600℃時，溫度上升需要時間。又，為了縮短膜形成時間，第一步驟及第二步驟中的製程溫度可相同。
    在緊接第二氣體供應製程之後的清除製程(程序S4)中，在流速受到控制下，如同程序S2的清除製程，自維持氣體供應單元56的氣體噴嘴56A供應N2氣體。實際上，N2氣體係持續供應自第二氣體供應製程。於此，N2氣體用作清除氣體、並且用以移除餘留在處理容器14內部的BCl3氣體。於此，可僅在清除製程的一部份(例如前半部份)供應N2氣體，而非在清除製程的整個時期自始至終供應N2氣體，並且在不供應N2氣體的情況下，僅真空抽吸可在清除製程的後半部份繼續執行。
    於此，製程條件與程序S2中的清除製程完全相同。換言之，N2氣體的流速例如最大5 slm。製程壓力在從27至6665 Pa的範圍中、製程溫度在從350至600℃的範圍中、以及清除期間的時間T4在從0至300秒的範圍中(例如約30秒)。
    以上所述之包含程序S1至S4的循環依預定循環數目重複執行。雖然循環數目取決於欲形成之目標膜厚度，並且由於例如經由一個循環形成約0.2至0.7 nm膜厚度，所以若例如需要約60 nm膜厚度，則執行約100個循環。因此，由具有非常薄原子程度厚度、並且以B作為雜質摻雜的呈非晶狀態之含雜質矽膜90形成的薄膜沉積在晶種膜88上(參考圖4B)，並且可令人滿意地嵌入設置在半導體晶圓W的表面上之凹部4(參考圖4A或4B)。
    於此，此刻將參考圖5A至5C所示之示意圖描述形成呈非晶狀態之B摻雜含雜質矽膜的製程。圖5A至5C顯示藉由使用量子化學計算模擬形成呈非晶狀態之B摻雜含雜質矽膜的製程時的結果之示意圖。活化能(eV)顯示在每一圖式的底部。於此，具體而言，經由模擬來證實藉由交替供應SiH4(甲矽烷)以及BCl3形成低溫膜的可能性。
    首先，當從膜形成設備外部導入之SiH4(甲矽烷)接近已經形成在半導體晶圓的表面上之Si-B鍵時(參考圖5A)，如圖5B所示根據由於硼原子所產生之催化作用，當H2自SiH4(甲矽烷)移開時便產生SiH2，並且SiH2容易導入B吸附位置。詳言之，SiH2至B吸附位置的活化能降低至約1.2 eV。又，當沒有硼時，活化能約+2.4 eV。然後，如圖5C所示，連續形成Si-Si鍵。
    在這方面，甚至可在約350℃的低溫下形成膜(其實際上不可能藉由如僅供應SiH4(甲矽烷)之習知技術來達成)，並且藉由交替供應氣體而獲得具有令人滿意的階梯覆蓋之薄膜。
    同時，實際上幾乎不可能經由僅使用SiH4(甲矽烷)之習知CVD方法來形成膜。又，在僅使用Si2H6的CVD方法中，可在400℃的製程溫度下形成膜，但因為膜的階梯覆蓋僅約80%，所以無法獲得令人滿意的結果。
    因此，由於在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及含雜質矽膜之薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中、從而形成晶種膜的第一步驟，以及執行藉由供應矽烷基氣體以及含雜質氣體至處理容器中、從而形成呈非晶狀態之含雜質矽膜的第二步驟，故即使在相對低溫下仍可形成具有令人滿意的嵌入特性之呈非晶狀態之含雜質矽膜並改善表面粗糙度的精度。 <本發明之膜形成方法的評估>
    此刻將描述藉由實際執行本發明之膜形成方法而在晶種膜上形成之B摻雜非晶矽膜的評估結果。於此，在作為半導體晶圓之矽基板的表面上形成作為基底層的矽氧化物膜，並且在該矽氧化物膜上設置具有50 nm的孔直徑以及高寬比為7之凹部。然後，在該矽氧化物膜上形成晶種膜88；此外，在該晶種膜88上形成以B作為雜質摻雜之呈非晶狀態之含雜質矽膜90。
    作為膜形成方法，執行圖3所示之第一及第二步驟84及86，並且在第二步驟86中執行以上所述參考圖2的(A)至(C)之製程。DIPAS(其為胺基矽烷基氣體之一類型)用作晶種膜原料氣體、SiH4(甲矽烷)用作矽烷基氣體、以及BCl3用作含雜質氣體。關於製程條件，DIPAS氣體的流速為500 sccm；SiH4(甲矽烷)氣體的流速為2000 sccm；BCl3氣體的流速為200 sccm；以及當N2氣體用作清除氣體時流速為2 slm、並且當N2氣體用作壓力調節氣體時流速為1 slm。在所有製程中製程溫度設定至400℃，並且在第一及第二氣體供應製程中的製程壓力皆為533 Pa(4 Torr)。在第一步驟中的晶種膜形成製程(程序S0)所需的時間為5分鐘，並且在第二步驟86中時間T1至T4之每一者為30秒。
    因此，如圖6所示，作為在包含具有渠溝結構的表面之晶圓上形成膜的結果，在60個循環中獲得具有180 Å厚度之呈非晶狀態之B摻雜含雜質矽膜。圖6係在凹部上形成呈非晶狀態之B摻雜含雜質矽膜時，電子顯微鏡影像的示意圖。於此，凹部的直徑為50 nm，並且凹部的高寬比(A/R，aspect ratio)為7。在圖6中，膜厚度係沿著凹部的內側顯示。基於圖6，因為階梯覆蓋為95%或更高，而獲得優異的結果。
    又，在膜形成方法的實施例中，如圖2之(C)所示，N2氣體於清除製程之清除時期的時間T2及T4期間供應作為清除氣體，並且於第二氣體供應製程之供應時期的時間T3期間供應作為壓力調整氣體；但替代性地，N2氣體可如以下供應。圖2的(D)至(F)顯示N2氣體之供應的修改實施例。在圖2的(D)中，不同於圖2的(C)，N2氣體不在第二氣體供應製程之前及之後的二清除製程之前半部期間供應，而在清除製程之後半部期間供應。又，如圖2的(C)，在第二氣體供應製程中供應N2氣體作為壓力調整氣體。
    在圖2的(E)中，N2氣體如圖2的(C)在第二氣體供應製程之前及之後的二清除製程期間供應，但N2氣體(壓力調整氣體)不在第二氣體供應製程期間供應。又，在圖2的(D)中，N2氣體可不在第二氣體供應製程期間供應。
    在圖2的(F)中，不同於以上，N2氣體(清除氣體)自始至終不在第二氣體供應製程之前及之後的二清除製程供應，並且N2氣體(壓力調整氣體)如圖2的(C)在第二氣體供應製程期間供應。因此，清除氣體或壓力調整氣體之供應可具有各種實施態樣。由於在第一及第二氣體供應製程之間壓力大幅改變時，矽可容易地遷移，所以如上述般在第二氣體供應製程期間供應壓力調整氣體。又，在第一及第二步驟84及86結束之後，可藉由加熱半導體晶圓W執行回火製程。 <修改範例>
    在以上實施例中，在第二步驟中交替供應矽烷基氣體及含雜質氣體，但替代性地，可經由CVD方法同時供應矽烷基氣體及含雜質氣體以形成含雜質矽膜。在此情況下，關於製程條件，矽烷基氣體(例如甲矽烷)的流速在從100至2000 sccm的範圍中、以及含雜質氣體(例如BCl3)的流速在從50至2000 sccm的範圍中。又，製程壓力在從0.1至10 Torr的範圍中，以及製程溫度在從350至600℃的範圍中。又，基於所需之膜厚度而決定製程時間。在修改的範例中可獲得如以上實施例之相同效果。 <基底(絕緣膜2)類型以及晶種膜存在之評估>
    接著，此刻將描述基底(絕緣膜2)類型以及晶種膜存在之評估結果。於此，根據上述膜形成方法，藉由在絕緣膜2(即基底)的表面上預流作為晶種膜原料氣體之胺基矽烷基氣體而形成晶種膜88，並隨後在晶種膜88之上形成雜質摻雜呈非晶狀態之含雜質矽膜90。
    圖7和8顯示沉積時間與呈非晶狀態之含雜質矽膜90的膜厚度之間關係的線圖。在圖7中，矽氧化物(SiO2)膜用作絕緣膜2(即基底)；並且在圖8中，矽氮化物(SiN)膜用作絕緣膜2(即基底)。在三個時間點量測呈非晶狀態之含雜質矽膜90的厚度：當沉積時間為30分鐘、45分鐘、以及60分鐘。
    在圖7和8中，線I及III顯示有預流的情況，並且線II及IV顯示沒有預流(沒有晶種膜88)的情況。線I至IV係藉由在三個所量測之膜厚度上執行最小平方法而獲得的近似直線，如下：
    線I：y=17.572x-20.855………(1)
    線II：y=17.605x-34.929………(2)
    線III：y=18.011x-27.739………(3)
    線IV：y=18.091x-41.277………(4)
    如圖7和8所示，當有預流時，呈非晶狀態之含雜質矽膜90的膜厚度傾向相較於當沒有預流時增加。
    在方程式1至4中，當y=0時(即當呈非晶狀態之含雜質矽膜的膜厚度為0時)，線I至IV與沉積時間之間的交點顯示於圖9和10之中。又，圖9係圖7之中虛線方塊A的放大視圖，並且圖10係圖8之中虛線方塊B的放大視圖。
    如圖9所示，當絕緣膜2(即基底)為具有預流之矽氧化物膜時，呈非晶狀態之含雜質矽膜90從製程開始之後約1.2分鐘(x≒1.189)開始沉積。在這方面，當絕緣膜2為不具預流之矽氧化物膜時，呈非晶狀態之含雜質矽膜90從製程開始之後約2.0分鐘(x≒1.984)開始沉積。
    又，如圖10所示，當絕緣膜2(即基底)為具有預流之矽氮化物膜時，呈非晶狀態之含雜質矽膜90從製程開始之後約1.5分鐘(x≒1.540)開始沉積，然而當絕緣膜2為不具預流之矽氮化物膜時，呈非晶狀態之含雜質矽膜90從製程開始之後約2.3分鐘(x≒2.282)開始沉積。
    因此，藉由在絕緣膜2(即基底)之上預流胺基矽烷基氣體以形成晶種膜88，當作為基底之絕緣膜2為矽氧化物膜時，培養時間可從約2.0分鐘縮短到約1.2分鐘，並且當作為基底之絕緣膜2為矽氮化物膜時，培養時間可從約2.3分鐘縮短到約1.5分鐘。
    又，當藉由使用掃描式電子顯微鏡(SEM)觀察呈非晶狀態之含雜質矽膜(基底為矽氧化物膜)的表面時，相較於沒有預流的情況下，有預流胺基矽烷基氣體會使呈非晶狀態之含雜質矽膜的表面變平滑，並因此改善表面粗糙度。
    圖11顯示藉由原子力顯微鏡(AFM)量測呈非晶狀態之含雜質矽膜的表面之平均線粗糙度(表面粗糙度)Ra的線圖。在圖11中，AFM的掃描尺寸為1 um，且掃描速率為1.993 Hz。
    如圖11所示，相較於沒有預流的情況下，當有預流胺基矽烷基氣體時，平均線粗糙度(表面粗糙度)Ra改善為從0.101至0.157 nm的範圍。基於藉由AFM的量測結果，相較於沒有預流的情況下，根據本發明中呈非晶狀態之含雜質矽膜的膜形成方法，已確定平均線粗糙度(表面粗糙度)Ra受到高度地改善，特別是當呈非晶狀態之含雜質矽膜的膜厚度為細薄者。
    舉例而言，在具有膜厚度約50 nm的呈非晶狀態之含雜質矽膜中，當沒有預流時Ra為0.411 nm且當有預流時Ra為0.254 nm，並因此使Ra改善0.157 nm。如此結果顯示當半導體設備更小型化時，本發明中呈非晶狀態之含雜質矽膜的膜形成方法係有效的。
    圖12顯示藉由使用表面檢查設備量測呈非晶狀態之含雜質矽膜的膜厚度與表面霧度之間關係的線圖。圖12所示的霧度係暗視野寬斜角(DWO)模式中的霧度。如圖12所示，相較於沒有預流的情況下，當有預流胺基矽烷基氣體時，在從膜厚度50 nm至膜厚度100 nm的範圍中，霧度改善約2.1 ppm。
    如以上所述，基於使用SEM、AFM、以及表面檢查設備所觀察及量測結果，根據本發明中呈非晶狀態之含雜質矽膜的膜形成方法，可藉由在半導體晶圓之基底的表面上預流作為晶種膜原料氣體之胺基矽烷基氣體以形成晶種膜88、並隨後供應及熱分解在晶種膜88上之胺基矽烷基氣體，從而形成具有高精度的表面粗糙度(即具有輕微表面粗糙度)的呈非晶狀態之含雜質矽膜90。
    如此呈非晶狀態之含雜質矽膜90有助於嵌入，例如設置在包含矽氧化物膜或矽氮化物膜之層間絕緣膜上的接觸孔、或設置在例如用於內連線之溝槽的層間絕緣膜上之連線。 <另一實施例>
    接著，此刻將描述本發明之另一實施例。在先前實施例中，呈非晶狀態之含雜質矽膜90在第二步驟中形成，但在本實施例中，形成矽鍺(SiGe)膜而非含雜質矽膜90。如上述實施例在第一步驟中形成晶種膜88。
    圖13顯示本發明之膜形成設備之本實施例之一部份的含鍺氣體供應單元之圖示、圖14顯示在本發明之本實施例的第二步驟中每一氣體之供應實施態樣之範例的時序圖、圖15顯示本發明之膜形成方法之本實施例的每一程序之範例的流程圖、以及圖16A及16B顯示藉由本發明之膜形成方法之本實施例，於其上形成薄膜之待處理物體之範例的橫剖面圖。
    於此，為了形成SiGe膜，可額外設置圖13所示之含鍺氣體供應單元130至以上所述參考圖1之膜形成設備12。含鍺氣體供應單元130包含設置成穿過歧管26之氣體噴嘴130A，其中氣體通道132係連結至氣體噴嘴130A、而開啟/關閉閥132A以及如質流控制器之流速控制器132B係相繼設置至氣體通道132，並因此在流速受到控制下，含鍺氣體供應單元130流入含鍺氣體。例如將甲鍺烷(GeH4，monogermane)用作含鍺氣體，但替代性地，可使用選自由甲鍺烷及Ge2H6構成的群組中至少一氣體。
    SiGe膜中的鍺濃度可具有只要其高於0%且低於100%之任何數值，並且可在從10至90%的範圍中。又，SiGe膜可(或不可)包含雜質。當SiGe膜不包含雜質時，含雜質氣體供應單元54(參考圖1)不必在上述之膜形成設備的範例中。 <膜形成方法的另一實施例>
    藉由根據另一實施例藉由額外設置含鍺氣體供應單元130至圖1之膜形成設備12而獲得之膜形成設備來執行之膜形成方法，包含：藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器14中，從而在待處理物體的表面上形成晶種膜的第一步驟84，以及藉由供應矽烷基氣體以及含鍺氣體至處理容器14中，從而形成SiGe膜的第二步驟134。
    在此情況下，雜質可(或不可)包含在如以上所述之SiGe膜中。當SiGe膜包含雜質時，可交替供應或同時供應二氣體(即矽烷基氣體和含鍺氣體)以及含雜質氣體。
    首先，此刻將描述交替供應二氣體(即矽烷基氣體和含鍺氣體)以及含雜質氣體的範例。換言之，如圖15所示，在第二步驟中藉由交替重複執行在矽烷基氣體及含鍺氣體吸附在半導體晶圓W(即待處理物體)的表面上時、供應矽烷基氣體及含鍺氣體至處理容器14中的第一氣體供應製程(程序S1)，以及供應含雜質氣體至處理容器14中的第二氣體供應製程(程序S3)，從而形成含雜質SiGe膜。
    在第一步驟84中，藉由精確相同地執行圖3所示實施例之第一步驟84而形成晶種膜88(參考圖16A和16B)。除了在第一氣體供應製程(程序S1)中除了矽烷基氣體之外還流入含鍺氣體以外，第二步驟134的其餘程序S2至S5與圖3所示之先前實施例的那些製程相同。
    換言之，如圖14所示，在第二步驟134中含鍺氣體(參考圖14的(D))與圖14的(A)之矽烷基氣體於相同的期間同時供應。又，含雜質氣體(圖14的(B))以及清除氣體和壓力調整氣體(圖14的(C))之供應實施態樣及修改實施態樣與參考圖2所述的那些實施態樣相同。
    如以上所述，在第二步驟134的第一氣體供應製程(程序S1)中，同時供應甲矽烷氣體和甲鍺烷氣體以吸附在半導體晶圓W的表面上。因此，作為結果，B摻雜含雜質SiGe膜136係如圖16B所示般沉積與形成。SiGe膜136可為非晶、或單晶、或多晶狀態。
    第二步驟134之第一氣體供應製程(程序S1)中的甲鍺烷氣體之流速在從10至2000 sccm的範圍中。製程溫度、製程壓力、以及供應期間的時間T1與先前實施例中那些相同。舉例而言，甲矽烷氣體的流速例如在從100至4000 sccm的範圍中(例如約1200 sccm)、製程壓力在從27至6665 Pa(0.2至50 Torr)的範圍中(例如約533 Pa(4 Torr))、製程溫度在從350至600℃的範圍中(例如約400℃)、以及供應期間的時間T1在從1至300秒的範圍中(例如約60秒)。又，圖2的(D)至(F)中所示之N2氣體之供應的修改實施例亦可應用在本實施例。
    因此，包括具有非常薄原子程度厚度之SiGe膜136(參考圖16B)的薄膜沉積在晶種膜88上，並因此可令人滿意地嵌入設置在半導體晶圓W的表面上之凹部4(參考圖16A和16B)。於此，如上述般，以B作為雜質摻雜SiGe膜136。
    因此，由於在配置成可真空排氣之處理容器14中於待處理物體的表面上形成晶種膜88以及SiGe膜136之薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器14中、從而在待處理物體的表面上形成晶種膜88之第一步驟84，以及執行藉由供應矽烷基氣體以及含鍺氣體至處理容器14中而形成SiGe膜136之第二步驟，故即使在相對低溫下仍可形成具有令人滿意的嵌入特性之SiGe膜並改善表面粗糙度的精度。 <修改範例1>
    在以上實施例中，在第二步驟中交替供應矽烷基氣體和含鍺氣體、以及含雜質氣體，但替代性地，可經由CVD方法同時供應矽烷基氣體和含鍺氣體、以及含雜質氣體以形成含雜質SiGe膜。在此情況下，關於製程條件，矽烷基氣體(例如甲矽烷)的流速在從100至2000 sccm的範圍中、含鍺氣體(例如甲鍺烷)的流速在從100至2000 sccm的範圍中、以及含雜質氣體(例如BCl3)的流速在從50至500 sccm的範圍中。又，製程壓力在從0.1至10 Torr的範圍中，以及製程溫度在從350至600℃的範圍中。又，基於所需之膜厚度而決定製程時間。在此情況下，可獲得如以上實施例之相同效果。 <修改範例2>
    在修改範例1中，在第二步驟中同時供應矽烷基氣體和含鍺氣體、以及含雜質氣體，但替代性地，在不供應如上述之含雜質氣體的情況下，可經由CVD方法同時供應矽烷基氣體和含鍺氣體以形成不包含雜質之SiGe膜。在此情況下，關於製程條件，矽烷基氣體(例如甲矽烷)的流速在從100至2000 sccm的範圍中、以及含鍺氣體(例如甲鍺烷)的流速在從100至2000 sccm的範圍中。又，製程壓力在從0.1至10 Torr的範圍中，以及製程溫度在從350至600℃的範圍中。又，基於所需之膜厚度而決定製程時間。在修改範例2中，如以上所述含雜質氣體供應單元54(參考圖1)係非必要者。在此情況下，亦可獲得如以上實施例之相同效果。 <本發明之膜形成方法之另一實施例的評估>
    於此，此刻將描述本發明之膜形成方法之另一實施例的評估結果。圖17顯示用於評估本發明之膜形成方法之另一實施例的表面粗糙度之結果的圖表；並且圖18以照片取代圖示來顯示當執行本發明之膜形成方法之另一實施例時，所沉積之SiGe膜的表面。於此，在矽氧化物膜上形成晶種膜，並且如修改範例2之中經由CVD膜形成而在晶種膜上形成不包含雜質之SiGe膜。關於製程條件，使用以上在本發明之膜形成方法之本實施例中敘述的製程條件。製程溫度為400℃、430℃、以及450℃三個溫度點。
    又，為了比較，在不形成晶種膜的情況下，藉由在矽氧化物膜上直接形成SiGe膜而獲得對照範例。於此，製程溫度為430℃及450℃二個溫度點。圖17中的「如沉積」表示立即在SiGe膜形成之後的狀態，並且圖17中的「PDA」表示後沉積回火。
    又，圖18的影像係藉由使用電子顯微鏡獲得。如圖17所示，在不具晶種膜的對照範例中，SiGe膜的表面粗糙度高(即等於或高於8 nm)，並且如圖18的影像中清楚地顯示，SiGe膜的表面大多不平坦。
    在這方面，在具有晶種膜之本發明之膜形成方法的另一實施例中，表面粗糙度非常小(即400到450℃整個範圍小於或等於1 nm)，並且如圖18的影像中清楚地顯示，表面非常平滑。
    又，在膜形成方法的每一實施例中，間歇地供應N2氣體，但替代性地，可在膜形成製程自始至終持續地供應N2氣體以使壓力不大幅變動。
    又，在膜形成方法的每一實施例中，N2氣體在每一清除製程中用作清除氣體、或在第二氣體供應製程中用作壓力調整氣體，但替代性地，可使用如Ar或He氣體之稀有氣體來替代N2氣體。此外，在每一實施例中，N2氣體在每一清除製程中用作清除氣體、或在第二氣體供應製程中用作壓力調整氣體，但替代性地，可使用氫(H2)氣來替代或連同N2氣體或稀有氣體。具體而言，當使用H2氣體時，H2氣體抑制矽的遷移，且因此防止矽膜或SiGe膜霧化及黏附，從而更增進嵌入特性。
    又，在膜形成方法的每一實施例中，主要於第二氣體供應製程中供應壓力調整氣體，但替代性地，可在第一供應製程中供應壓力調整氣體來替代或連同第二氣體供應製程中壓力調整氣體之供應。又，在膜形成方法的每一實施例中，甲矽烷用作矽烷基氣體，但替代性地，可使用選自由甲矽烷及多矽數矽烷構成的群組中至少一氣體類型。
    又，在膜形成方法的每一實施例中，BCl3氣體係用以包含雜質(摻雜物)，但替代性地，含雜質氣體可為選自由BCl3、PH3、PF3、AsH3、PCl3、以及B2H6構成的群組中至少一氣體類型，從而摻雜各種雜質。
    又，當晶種膜88變厚時，則呈非晶狀態之含雜質矽膜90的膜厚度或SiGe膜136的膜厚度增加，且因而損害半導體設備之小型化。又，晶種膜88係用以均勻地產生呈非晶狀態之含雜質矽的晶核或SiGe的晶核。因此，晶種膜88的厚度可為細薄者，且較佳地在單原子層程度。詳言之，晶種膜88的厚度可從0.1至5.0 nm。
    又，例如DIPAS之單價胺基矽烷基氣體可用作胺基矽烷基氣體。又，例如胺基矽烷可吸附在絕緣膜2(即基底)上，而非分解胺基矽烷。例如，DIPAS在等於或高於450℃的溫度下熱分解。當胺基矽烷熱分解時，如碳(C)或氮(N)之雜質可包含在形成中的膜之中。因此，在沒有分解的情況下，胺基矽烷吸附在例如絕緣膜2(即基底)上，且因此可抑制雜質被包含在形成中的膜之中。
    又，呈非晶狀態之含雜質矽膜90的厚度以及SiGe膜136的厚度可從1 nm至100 nm，但替代性地，例如可小於或等於50 nm、以及等於或大於1 nm。可藉由簡單地交替供應如上述二類型之氣體、或藉由使用沉積具有原子程度或分子程度厚度之薄膜的所謂原子層沉積(ALD)方法來執行膜形成方法。再者，矽烷基氣體之供應可不飽和吸收，並且含雜質氣體之供應可飽和吸收。
    又，在每一實施例中，第一步驟中胺基矽烷基氣體用作晶種膜原料氣體，但替代性地，如以上所述般，胺基矽烷基氣體及多矽數矽烷至少任一者可用作晶種膜原料氣體。例如，當多矽數矽烷用作晶種膜原料氣體(在不使用胺基矽烷基氣體的情況下)時，在形成晶種膜時的溫度為例如約400℃，並且晶種膜的厚度為約1至2 nm。在此情況下，晶種膜的表面粗糙度相對令人滿意並且呈連續膜狀態。
    又，當胺基矽烷基氣體用作晶種膜原料氣體(在不使用多矽數矽烷的情況下)時，由於胺基矽烷基氣體使用在相對於供應時間不會增加膜厚度的範圍中，所以晶種膜可具有約1分子層的膜厚度(約0.1至0.5 nm)。此時製程溫度為例如從約25至約550℃，並且相較於藉由使用多矽數矽烷形成晶種膜時，可在低溫下形成晶種膜。
    又，在第一步驟中，如以上所述般，胺基矽烷基氣體和多矽數矽烷可用作晶種膜原料氣體。詳言之，存在最初流入胺基矽烷基氣體並隨後流入多矽數矽烷的實施態樣；執行複數次包含最初流入胺基矽烷基氣體的程序並隨後流入多矽數矽烷的程序之序列的另一實施態樣；以及同時流入胺基矽烷基氣體和多矽數矽烷的另一實施態樣。
    在該實施態樣(即當胺基矽烷基氣體和多矽數矽烷交替供應一次時)中，相較於經由多矽數矽烷的單一流量所形成之晶種膜，可獲得具有令人滿意的表面粗糙度之連續晶種膜。或者，在另一實施態樣(即當胺基矽烷基氣體和多矽數矽烷交替重複供應複數次時)中，可獲得較以上實施態樣的晶種膜為厚之連續晶種膜。
    又，在另一實施態樣(即當胺基矽烷基氣體和多矽數矽烷同時供應時)中，其可在短時間週期形成晶種膜，且因此生產率具有優勢。
    又，根據本發明，關於可用於第一及第二步驟中的多矽數矽烷，由例如SimH2m+2(此處「m」為等於或大於2的自然數)之方程式來表示之矽的氫化物，可選自乙矽烷(Si2H6)、三矽烷(Si3H8)、四矽烷(Si4H10)、五矽烷(Si5H12)、六矽烷(Si6H14)、以及七矽烷(Si7H16)至少一者。
    又，關於多矽數矽烷，由SinH2n(此處「n」為等於或大於3的自然數)之方程式來表示之矽的氫化物，可選自環三矽烷(Si3H6)、環四矽烷(Si4H8)、環五矽烷(Si5H10)、環六矽烷(Si6H12)、以及環七矽烷(Si7H14)至少一者。
    於此，在第一步驟中多矽數矽烷用作晶種膜原料氣體時，可設置多矽數矽烷氣體之供應系統來替代或連同胺基矽烷基氣體之供應系統。或者，在第一及第二步驟中皆使用多矽數矽烷時，例如可在第一及第二步驟中皆使用矽烷基氣體供應單元52。
    又，如圖1所示，處理容器14係單管批次式單層膜形成設備，但替代性地，處理容器14可適用包含內管和外腔室之雙腔室批次式膜形成設備。再者，氣體噴嘴52A、54A、56A、及80A為僅從前端排出氣體之直管式氣體噴嘴，但替代性地，氣體噴嘴52A、54A、56A、及80A可為所謂的散佈式氣體噴嘴，其中複數氣體排出孔相對於沿處理容器14的長度方向配置之氣體管道以預定間隔設置，並且從每一氣體排出孔排出氣體。
    再者，如上述之一次處理複數半導體晶圓W之批次式膜形成設備已加以敘述，但替代性地，本發明亦可適用逐一處理半導體晶圓W之所謂的單晶圓式膜形成設備。
    又，已敘述作為待處理物體之範例的半導體晶圓，其中該半導體晶圓包含矽基板或如GaAs、SiC、或GaN之化合物半導體基板。或者，本發明可適用在液晶顯示設備中使用之玻璃基板、陶瓷基板、或其類似者。
    根據本發明之薄膜形成方法及膜形成設備，可獲得以下優異的效果：根據本發明的實施例，由於在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及含雜質矽膜之薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中、從而在待處理物體的表面上形成晶種膜的第一步驟，以及執行藉由供應矽烷基氣體以及含雜質氣體至處理容器中、從而形成呈非晶狀態之含雜質矽膜的第二步驟，故即使在相對低溫下仍可形成具有令人滿意的嵌入特性之呈非晶狀態之含雜質矽膜並改善表面粗糙度的精度。
    根據本發明的另一實施例，由於在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及矽鍺膜之薄膜形成方法包含：執行藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至處理容器中、從而在待處理物體的表面上形成晶種膜的第一步驟，以及執行藉由供應矽烷基氣體以及含鍺氣體至處理容器中、從而形成矽鍺膜的第二步驟，故即使在相對低溫下仍可形成具有令人滿意的嵌入特性之矽鍺膜並改善表面粗糙度的精度。
    雖然本發明已參照其示範實施例詳細地顯示及說明，惟本領域中具有通常技術者將了解，在不離開如隨附之申請專利範圍定義之本發明之精神及範圍的情況下，當可對其形態及細節作各種變化。
    2‧‧‧絕緣膜(基底)
    4‧‧‧凹部
    6‧‧‧薄膜
    8‧‧‧孔洞
    12‧‧‧膜形成設備
    14‧‧‧處理容器
    16‧‧‧排氣口
    18‧‧‧排氣噴嘴
    20‧‧‧壓力控制閥
    22‧‧‧真空泵
    24‧‧‧真空排氣系統
    26‧‧‧歧管
    28‧‧‧晶舟(夾持單元)
    30‧‧‧密封構件
    32‧‧‧保溫容器
    34‧‧‧工作台
    36‧‧‧遮蓋單元
    38‧‧‧轉動軸
    40‧‧‧磁性流體密封件
    42‧‧‧密封構件
    44‧‧‧升降機構
    46‧‧‧臂部
    48‧‧‧加熱單元
    50‧‧‧絕緣體
    52‧‧‧矽烷基氣體供應單元
    52A、54A、56A、80A‧‧‧氣體噴嘴
    54‧‧‧含雜質氣體供應單元
    56‧‧‧維持氣體供應單元
    62、64、66、82‧‧‧氣體通道
    62A、64A、66A、82A‧‧‧閥
    62B、64B、66B、82B‧‧‧流速控制器
    70‧‧‧控制單元
    72‧‧‧記錄媒體
    80‧‧‧晶種膜原料氣體供應單元
    84‧‧‧第一步驟
    86‧‧‧第二步驟
    88‧‧‧晶種膜
    90‧‧‧含雜質矽膜
    130‧‧‧含鍺氣體供應單元
    130A‧‧‧氣體噴嘴
    132‧‧‧氣體通道
    132A‧‧‧閥
    132B‧‧‧流速控制器
    134‧‧‧第二步驟
    136‧‧‧SiGe膜
    S0、S1、S2、S3、S4、S5‧‧‧程序
    T1、T2、T3、T4‧‧‧時間
    W‧‧‧半導體晶圓
    併入說明書且構成說明書之一部份的附圖顯示本發明之實施例，且連同以上提出之一般說明及以上提出之實施例的詳細描述，用以說明本發明之原理。
    圖1顯示用以執行本發明之膜形成方法的膜形成設備之實施例之範例的結構視圖。
    圖2顯示在本發明之膜形成方法之實施例的第二步驟中，每一氣體之供應實施態樣之範例的時序圖。
    圖3顯示本發明之膜形成方法之實施例的每一程序之範例的流程圖。
    圖4A及4B顯示根據本發明之膜形成方法之實施例，於其上形成薄膜之待處理物體之範例的橫剖面圖。
    圖5A至5C示意地顯示甲矽烷(SiH4)與BCl3的反應過程之視圖。
    圖6係在凹部上形成呈非晶狀態之硼摻雜含雜質矽膜時，電子顯微鏡影像的示意圖。
    圖7顯示沉積時間與呈非晶狀態之含雜質矽膜的膜厚度之間關係的線圖。
    圖8顯示沉積時間與呈非晶狀態之含雜質矽膜的膜厚度之間關係的線圖。
    圖9係圖7之中虛線方塊A的放大視圖。
    圖10係圖8之中虛線方塊B的放大視圖。
    圖11顯示呈非晶狀態之含雜質矽膜的膜厚度與呈非晶狀態之含雜質矽膜的表面之平均線粗糙度Ra之間關係的線圖。
    圖12顯示呈非晶狀態之含雜質矽膜的膜厚度與呈非晶狀態之含雜質矽膜的表面之霧度之間關係的線圖。
    圖13顯示本發明之膜形成設備之另一實施例之一部份的含鍺氣體供應單元之圖示。
    圖14顯示在本發明之另一實施例的第二步驟中每一氣體之供應實施態樣之範例的時序圖。
    圖15顯示本發明之膜形成方法之另一實施例的每一程序之範例的流程圖。
    圖16A及16B顯示藉由本發明之膜形成方法之另一實施例，於其上形成薄膜之待處理物體之範例的橫剖面圖。
    圖17顯示用於評估本發明之膜形成方法之另一實施例的表面粗糙度之結果的圖表。
    圖18以照片取代圖示來顯示當本發明之膜形成方法之另一實施例執行時，所沉積之矽鍺膜的表面。
    圖19A及19B顯示當設置在半導體晶圓的表面上的凹部被嵌入時之範例的視圖。
    12‧‧‧膜形成設備
    14‧‧‧處理容器
    16‧‧‧排氣口
    18‧‧‧排氣噴嘴
    20‧‧‧壓力控制閥
    22‧‧‧真空泵
    24‧‧‧真空排氣系統
    26‧‧‧歧管
    28‧‧‧晶舟
    30‧‧‧密封構件
    32‧‧‧保溫容器
    34‧‧‧工作台
    36‧‧‧遮蓋單元
    38‧‧‧轉動軸
    40‧‧‧磁性流體密封件
    42‧‧‧密封構件
    44‧‧‧升降機構
    46‧‧‧臂部
    48‧‧‧加熱單元
    50‧‧‧絕緣體
    52‧‧‧矽烷基氣體供應單元
    52A、54A、56A、80A‧‧‧氣體噴嘴
    54‧‧‧含雜質氣體供應單元
    56‧‧‧維持氣體供應單元
    62、64、66、82‧‧‧氣體通道
    62A、64A、66A、82A‧‧‧閥
    62B、64B、66B、82B‧‧‧流速控制器
    70‧‧‧控制單元
    72‧‧‧記錄媒體
    80‧‧‧晶種膜原料氣體供應單元
    W‧‧‧半導體晶圓
    权利要求:
    Claims (27)
    [1] 一種薄膜形成方法，在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及含雜質矽膜，該薄膜形成方法包含：執行第一步驟，該第一步驟藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至該處理容器中，從而在該待處理物體的該表面上形成該晶種膜；以及執行第二步驟，該第二步驟藉由供應矽烷基氣體以及含雜質氣體至該處理容器中，從而形成呈非晶狀態之該含雜質矽膜。
    [2] 如申請專利範圍第1項之薄膜形成方法，其中執行該第二步驟包含交替重複執行在該矽烷基氣體吸附至該待處理物體的該表面之狀態下供應該矽烷基氣體至該處理容器中之第一氣體供應製程、以及供應該含雜質氣體至該處理容器中之第二氣體供應製程。
    [3] 如申請專利範圍第1項之薄膜形成方法，其中執行該第二步驟包含同時供應該矽烷基氣體以及該含雜質氣體至該處理容器中。
    [4] 如申請專利範圍第1項之薄膜形成方法，其中該含雜質矽膜的厚度為從1 nm至100 nm。
    [5] 一種薄膜形成方法，在配置成可真空排氣之處理容器中於待處理物體的表面上形成晶種膜以及矽鍺膜，該薄膜形成方法包含：執行第一步驟，該第一步驟藉由供應包含胺基矽烷基氣體以及多矽數矽烷至少一者之晶種膜原料氣體至該處理容器中，從而在該待處理物體的該表面上形成該晶種膜；以及執行第二步驟，該第二步驟藉由供應矽烷基氣體以及含鍺氣體至該處理容器中，從而形成該矽鍺膜。
    [6] 如申請專利範圍第5項之薄膜形成方法，其中執行該第二步驟包含使用含雜質氣體以使雜質包含至該矽鍺膜。
    [7] 如申請專利範圍第6項之薄膜形成方法，其中執行該第二步驟包含交替重複執行在該矽烷基氣體以及該含鍺氣體吸附至該待處理物體的該表面之狀態下供應該矽烷基氣體以及該含鍺氣體至該處理容器中之第一氣體供應製程、以及供應該含雜質氣體至該處理容器中之第二氣體供應製程。
    [8] 如申請專利範圍第6項之薄膜形成方法，其中執行該第二步驟包含同時供應該矽烷基氣體、該含鍺氣體、以及該含雜質氣體至該處理容器中。
    [9] 如申請專利範圍第5項之薄膜形成方法，其中該含鍺氣體包含選自由甲鍺烷以及Ge2H6構成的群組中至少一氣體。
    [10] 如申請專利範圍第5項之薄膜形成方法，其中該矽鍺膜的厚度為從1 nm至100 nm。
    [11] 如申請專利範圍第1項之薄膜形成方法，其中該第一步驟的製程溫度在從25至550℃的範圍中。
    [12] 如申請專利範圍第1項之薄膜形成方法，其中該第一步驟及第二步驟的製程溫度係同一設定。
    [13] 如申請專利範圍第1項之薄膜形成方法，其中在該第一步驟中該胺基矽烷基氣體以及該多矽數矽烷用作該晶種膜原料氣體。
    [14] 如申請專利範圍第13項之薄膜形成方法，其中在該第一步驟中最初流入該胺基矽烷基氣體，並隨後流入該多矽數矽烷。
    [15] 如申請專利範圍第13項之薄膜形成方法，其中執行該第一步驟包含執行複數次包含最初流入該胺基矽烷基氣體的程序、以及隨後流入該多矽數矽烷的程序之第一序列。
    [16] 如申請專利範圍第13項之薄膜形成方法，其中執行該第一步驟包含同時流入該胺基矽烷基氣體以及該多矽數矽烷。
    [17] 如申請專利範圍第2項之薄膜形成方法，其中該第一及第二氣體供應製程的製程溫度各自在從350至600℃的範圍中。
    [18] 如申請專利範圍第2項之薄膜形成方法，其中該第一及第二氣體供應製程中的製程壓力各自在從27至6665 Pa(0.2至50 Torr)的範圍中。
    [19] 如申請專利範圍第2項之薄膜形成方法，更包含：在該第一氣體供應製程與該第二氣體供應製程之間、用以移除該處理容器內部之餘留氣體的清除製程。
    [20] 如申請專利範圍第19項之薄膜形成方法，其中在該清除製程自始至終或部份期間供應用以加速移除該餘留氣體之清除氣體。
    [21] 如申請專利範圍第2項之薄膜形成方法，其中於該第一氣體供應製程以及該第二氣體供應製程至少一者期間供應壓力調整氣體。
    [22] 如申請專利範圍第1項之薄膜形成方法，其中該矽烷基氣體包含選自由甲矽烷以及多矽數矽烷構成的群組中至少一氣體類型。
    [23] 如申請專利範圍第1項之薄膜形成方法，其中該含雜質氣體包含選自由BCl3、PH3、PF3、ASH3、PCl3、以及B2H6構成的群組中至少一氣體類型。
    [24] 如申請專利範圍第1項之薄膜形成方法，其中該晶種膜的厚度為從0.1 nm至5.0 nm。
    [25] 如申請專利範圍第1項之薄膜形成方法，其中該胺基矽烷基氣體包含選自由丁基胺基矽烷(BAS，butyl aminosilane)、二(三級丁基胺基矽烷)(BTBAS，bis(tertiary butyl aminosilane))、二甲基胺基矽烷(DMAS，dimethyl aminosilane)、二(二甲基胺基矽烷)(BDMAS，bis(dimethyl aminosilane))、三二甲基胺基矽烷(TDMAS，tridimethyl aminosilane)、二乙基胺基矽烷(DEAS，diethyl aminosilane)、二(二乙基胺基矽烷)(BDEAS，bis(diethyl aminosilane))、二丙基胺基矽烷(DPAS，dipropyl aminosilane)、二異丙基胺基矽烷(DIPAS，diisopropyl aminosilane)、以及六乙基胺基乙矽烷(HEAD，hexakisethyl aminodisilane)構成的群組中至少一氣體。
    [26] 如申請專利範圍第1項之薄膜形成方法，更包含：在所有該薄膜形成後，執行回火製程。
    [27] 一種膜形成設備，用以在待處理物體的表面上形成含雜質薄膜，該膜形成設備包含：一處理容器，容納該待處理物體；一夾持單元，夾持該處理容器中之該待處理物體；一加熱單元，加熱該待處理物體；一氣體供應單元，供應所需氣體至該處理容器中；一真空排氣系統，排空該處理容器內部之大氣；以及一控制單元，控制該膜形成設備的全部製程，以使申請專利範圍第1項之薄膜形成方法得以執行。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI517215B|2016-01-11|薄膜形成方法及膜形成設備
    US8753984B2|2014-06-17|Method and apparatus for forming silicon nitride film
    TWI536463B|2016-06-01|A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
    KR101498960B1|2015-03-05|박막의 형성 방법 및 성막 장치
    TWI509693B|2015-11-21|成膜方法及成膜裝置
    KR101682747B1|2016-12-05|시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
    JP5651451B2|2015-01-14|半導体装置の製造方法、基板処理方法及び基板処理装置
    KR101822238B1|2018-01-25|반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치
    JP6594768B2|2019-10-23|半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
    TWI686505B|2020-03-01|矽膜之形成方法與形成裝置及記錄媒體
    TWI577823B|2017-04-11|矽膜之成膜方法及成膜裝置
    US9396929B2|2016-07-19|Method of manufacturing a semiconductor device, substrate processing apparatus and recording medium
    JP2016025262A|2016-02-08|半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
    KR20170135693A|2017-12-08|반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
    JP5854112B2|2016-02-09|薄膜の形成方法及び成膜装置
    同族专利:
    公开号 | 公开日
    JP2013082986A|2013-05-09|
    JP5741382B2|2015-07-01|
    CN103031530A|2013-04-10|
    TWI517215B|2016-01-11|
    US20150270126A1|2015-09-24|
    US20130084693A1|2013-04-04|
    CN103031530B|2016-06-15|
    KR101630748B1|2016-06-15|
    US9777366B2|2017-10-03|
    US9145604B2|2015-09-29|
    KR101536226B1|2015-07-13|
    KR20150075066A|2015-07-02|
    KR20130035913A|2013-04-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI564419B|2014-09-30|2017-01-01||Film forming apparatus and film forming method|
    TWI627677B|2015-05-08|2018-06-21|韓商尤金科技有限公司|非晶質薄膜之形成方法|
    TWI700784B|2016-03-07|2020-08-01|日商東京威力科創股份有限公司|凹部之填埋方法及記錄媒體|JPH0766909B2|1984-07-26|1995-07-19|新技術事業団|元素半導体単結晶薄膜の成長法|
    US4582696A|1985-04-15|1986-04-15|Ford Motor Company|Method of making a special purity silicon nitride powder|
    JP3158259B2|1992-01-29|2001-04-23|株式会社東芝|成膜方法|
    JP3156878B2|1992-04-30|2001-04-16|株式会社東芝|半導体装置およびその製造方法|
    JP3761918B2|1994-09-13|2006-03-29|株式会社東芝|半導体装置の製造方法|
    US7034353B2|1998-02-27|2006-04-25|Micron Technology, Inc.|Methods for enhancing capacitors having roughened features to increase charge-storage capacity|
    EP1421607A2|2001-02-12|2004-05-26|ASM America, Inc.|Improved process for deposition of semiconductor films|
    US7026219B2|2001-02-12|2006-04-11|Asm America, Inc.|Integration of high k gate dielectric|
    KR100681274B1|2004-11-25|2007-02-09|삼성전자주식회사|커패시터 및 그 제조 방법|
    JP4258518B2|2005-03-09|2009-04-30|東京エレクトロン株式会社|成膜方法、成膜装置及び記憶媒体|
    KR100655691B1|2005-09-21|2006-12-08|삼성전자주식회사|커패시터 및 이의 제조 방법.|
    WO2007114155A1|2006-03-30|2007-10-11|Mitsui Engineering & Shipbuilding Co., Ltd.|プラズマ原子層成長方法及び装置|
    DE112007001814T5|2006-07-31|2009-06-04|Applied Materials, Inc., Santa Clara|Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten|
    JP2008053605A|2006-08-28|2008-03-06|Hitachi Kokusai Electric Inc|半導体装置の製造方法及び層生成制御方法|
    US20080067568A1|2006-09-15|2008-03-20|Qimonda Ag|Capacitor with hemispherical silicon-germanium grains and a method for making the same|
    KR20100019414A|2007-03-06|2010-02-18|베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.|원자층 증착을 위한 기술|
    US7655556B2|2007-03-23|2010-02-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Interconnect structures for semiconductor devices|
    KR20100084157A|2007-09-17|2010-07-23|레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드|Ｇｓｔ 필름 증착용 텔루륨 전구체|
    JP4935687B2|2008-01-19|2012-05-23|東京エレクトロン株式会社|成膜方法及び成膜装置|
    TWI432546B|2008-02-07|2014-04-01|Sumitomo Bakelite Co|A semiconductor thin film, a semiconductor device manufacturing method, and a semiconductor device|
    JP2011014872A|2009-06-04|2011-01-20|Tokyo Electron Ltd|アモルファスカーボン膜の形成方法および形成装置|
    US8471731B2|2009-07-07|2013-06-25|Honeywell International Inc.|Near end-of-life indication for light emitting diode aircraft navigation light|
    JP5495847B2|2010-02-24|2014-05-21|株式会社日立国際電気|半導体装置の製造方法、基板処理装置および基板処理方法|
    JP2011216784A|2010-04-01|2011-10-27|Hitachi Kokusai Electric Inc|半導体装置の製造方法及び基板処理装置|
    KR101728135B1|2010-06-11|2017-04-18|삼성전자 주식회사|반도체 소자의 제조방법|
    JP5573772B2|2010-06-22|2014-08-20|東京エレクトロン株式会社|成膜方法及び成膜装置|
    JP5977002B2|2011-08-25|2016-08-24|東京エレクトロン株式会社|トレンチの埋め込み方法および半導体集積回路装置の製造方法|JP5544343B2|2010-10-29|2014-07-09|東京エレクトロン株式会社|成膜装置|
    US9353442B2|2011-10-28|2016-05-31|Tokyo Electron Limited|Apparatus for forming silicon-containing thin film|
    JP5793398B2|2011-10-28|2015-10-14|東京エレクトロン株式会社|シード層の形成方法及びシリコン含有薄膜の成膜方法|
    US9337018B2|2012-06-01|2016-05-10|Air Products And Chemicals, Inc.|Methods for depositing films with organoaminodisilane precursors|
    JP5947710B2|2012-12-27|2016-07-06|東京エレクトロン株式会社|シード層の形成方法、シリコン膜の成膜方法および成膜装置|
    JP5925673B2|2012-12-27|2016-05-25|東京エレクトロン株式会社|シリコン膜の成膜方法および成膜装置|
    JP6059085B2|2013-05-27|2017-01-11|東京エレクトロン株式会社|トレンチを充填する方法及び処理装置|
    JP6267374B2|2013-07-31|2018-01-24|東京エレクトロン株式会社|シリコン膜の成膜方法|
    JP6082712B2|2013-07-31|2017-02-15|東京エレクトロン株式会社|シリコン膜の成膜方法および薄膜の成膜方法|
    JP6092040B2|2013-08-02|2017-03-08|東京エレクトロン株式会社|シリコン膜の形成方法およびその形成装置|
    JP6174943B2|2013-08-22|2017-08-02|東京エレクトロン株式会社|凹部を充填する方法|
    JP6267080B2|2013-10-07|2018-01-24|東京エレクトロン株式会社|シリコン窒化物膜の成膜方法および成膜装置|
    JP6150724B2|2013-12-27|2017-06-21|東京エレクトロン株式会社|凹部を充填する方法|
    US20150303060A1|2014-04-16|2015-10-22|Samsung Electronics Co., Ltd.|Silicon precursor, method of forming a layer using the same, and method of fabricating semiconductor device using the same|
    JP6258813B2|2014-08-12|2018-01-10|東京エレクトロン株式会社|ゲルマニウム膜の成膜方法および成膜装置|
    JP6456185B2|2015-02-26|2019-01-23|東京エレクトロン株式会社|シリコン含有膜の成膜方法|
    JP6690496B2|2016-03-17|2020-04-28|東京エレクトロン株式会社|成膜方法及び成膜装置|
    JP6624998B2|2016-03-30|2019-12-25|東京エレクトロン株式会社|ボロンドープシリコンゲルマニウム膜の形成方法および形成装置|
    JP6585551B2|2016-06-15|2019-10-02|株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ|半導体装置の製造方法、基板処理装置、およびプログラム|
    JP6902958B2|2017-08-02|2021-07-14|東京エレクトロン株式会社|シリコン膜の形成方法および形成装置|
    CN109750274B|2017-11-01|2021-10-22|长鑫存储技术有限公司|半导体生产设备及半导体工艺方法|
    JP6777624B2|2017-12-28|2020-10-28|株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ|半導体装置の製造方法、基板処理装置、およびプログラム|
    JP2019143204A|2018-02-21|2019-08-29|東京エレクトロン株式会社|タングステン膜の成膜方法、成膜システム及び記憶媒体|
    JP2020043262A|2018-09-12|2020-03-19|株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ|半導体装置の製造方法、基板処理装置、およびプログラム|
    JP2020088175A|2018-11-26|2020-06-04|東京エレクトロン株式会社|半導体膜の形成方法及び成膜装置|
    法律状态:
    2021-10-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011217390||2011-09-30||
    JP2011240840A|JP5741382B2|2011-09-30|2011-11-02|薄膜の形成方法及び成膜装置|
    [返回顶部]